Compartir
Mise en oeuvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT (en Francés)
Saranya Karunamurthi
(Autor)
·
Vinoth Kumar Bojan
(Autor)
·
Baby Janagam Ramachandran
(Autor)
·
Editions Notre Savoir
· Tapa Blanda
Mise en oeuvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT (en Francés) - Karunamurthi, Saranya ; Bojan, Vinoth Kumar ; Ramachandran, Baby Janagam
$ 36.21
$ 43.00
Ahorras: $ 6.79
Elige la lista en la que quieres agregar tu producto o crea una nueva lista
✓ Producto agregado correctamente a la lista de deseos.
Ir a Mis ListasSe enviará desde nuestra bodega entre el
Martes 16 de Julio y el
Miércoles 17 de Julio.
Lo recibirás en cualquier lugar de Estados Unidos entre 1 y 3 días hábiles luego del envío.
Reseña del libro "Mise en oeuvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT (en Francés)"
Les multiplicateurs à grande longueur de bit ont un impact majeur sur les performances des circuits numériques dans de nombreuses applications comme la cryptographie, le traitement des signaux numériques et le traitement des images. Les performances de nombreux problèmes de calcul sont souvent dominées par la vitesse à laquelle une opération de multiplication peut être exécutée. Ce livre donne un bref aperçu de divers multiplicateurs tels que Baugh Wooley, Pezaris, Array, Booth, multiplicateurs védiques et multiplicateurs basés sur des compresseurs. L'objectif principal est de comparer les différents types de multiplicateurs en termes de consommation d'énergie, de surface et de délai. Ces concepts de multiplication signés sont implémentés en Verilog HDL et mis en oeuvre dans le Cadence RTL Compiler avec la technologie 180nm.
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
Todos los libros de nuestro catálogo son Originales.
El libro está escrito en Francés.
La encuadernación de esta edición es Tapa Blanda.
✓ Producto agregado correctamente al carro, Ir a Pagar.
