Compartir
Logic Synthesis and Soc Prototyping: Rtl Design Using VHDL (en Inglés)
Vaibbhav Taraate
(Autor)
·
Springer
· Tapa Blanda
Logic Synthesis and Soc Prototyping: Rtl Design Using VHDL (en Inglés) - Taraate, Vaibbhav
$ 141.95
$ 236.58
Ahorras: $ 94.63
Elige la lista en la que quieres agregar tu producto o crea una nueva lista
✓ Producto agregado correctamente a la lista de deseos.
Ir a Mis Listas
Origen: Reino Unido
(Costos de importación incluídos en el precio)
Se enviará desde nuestra bodega entre el
Lunes 22 de Julio y el
Martes 30 de Julio.
Lo recibirás en cualquier lugar de Estados Unidos entre 1 y 3 días hábiles luego del envío.
Reseña del libro "Logic Synthesis and Soc Prototyping: Rtl Design Using VHDL (en Inglés)"
Emphasises SOC architecture and micro-architecture design with case studies Consists of the practical scenarios and issues and helpful to graduate students and professionals Covers SOC Design, implementation using VHDL, Synthesis and timing analysis Covers key case studies in the generic form for processor, buses, interfaces, memory controllers, DSP and Video controllers
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
- 0% (0)
Todos los libros de nuestro catálogo son Originales.
El libro está escrito en Inglés.
La encuadernación de esta edición es Tapa Blanda.
✓ Producto agregado correctamente al carro, Ir a Pagar.
